

MPU-401

SERVICE NOTES

Second Edition


SPECIFICATIONS

Power Consumption : 5V DC, 150mA (supplied from computer)  
Dimensions : 7-3/8(W) x 1-1/2(H) x 4-1/2(D) in  
(188 x 38 x 115 mm)  
Weight : 1 lb 7 oz (650 g)

INPUT/OUTPUT TERMINALS

MIDI IN	X 1
MIDI OUT	X 2
SYNC OUT	X 1
TAPE IN	X 1
TAPE OUT	X 1
METRONOME OUT	X 1
COMPUTER BUS CONNECTOR	X 1

This notes includes the context on the First Edition released under Roland DG brand and makes the First Edition obsolete.



PARTS LIST パーツ・リスト

PCB ASSY 基板完成品

7592504000 (pcb 291-892A)  
(pcb 291-892B) SN586750UP

IC

15179183	HD6801V0A74		
	or 15179205	HD6801V0B24	MCU
15179693	TMM-2732D or TMM-2764D		ROM
or			
SN554650	UP		
15179222	HD6801V0B55	w/internal mask ROM	MCU
15179322	HM6116P-4		CMOS 16K RAM
15229815	HD61J221F		Handshaking controller
15169334	HD74LS05P		Hex inverters with O.C. outputs
15169318	HD74LS138P		3-line to 8-line decoder
15159124	TC4093BP		Quad 2-input NAND schmitt trigger
15189102	NJM-4558DD		Dual OP amp
15229706	TLP-552		Opto-isolator

TRANSISTOR トランジスタ

15129143 DTC-124A  
15129114 2SC1815GR

DIODE ダイオード

15019103 1S2473

RESISTOR ARRAY 抵抗アレイ

13919303 RM8-333J

MISCELLANEOUS その他

12389711	PKM24-4A0	Piezoelectric Buzzer
12389715	KMFC-1002T	Ceramic Oscillator with Capacitors
13429615	TCS5350-01-1111	DIN Socket
13449125	HLJ-0520-01-110	1/4" Standard Jack
13429167	RDBD-25SA-LN 4-40	D-Sub Connector, 25 pin
12359103	SJ-5003	Rubber Foot
2201018600	Top Panel	
22815422	Bottom Panel	
22815430	Sub-chassis	

## CIRCUIT DESCRIPTIONS

## GENERAL

The MPU-401 coordinates the communication between a MIDI-equipped instrument(s) and a host computer based on the microcomputer unit (MCU) HD6801V0 and the handshake controller (HSC) HD61J22F. The MCU 6801 converts MIDI signals to computer acceptable ones and vice-versa.

The other main hardware include:

MIDI IN and MIDI OUT  
TAPE IN and TAPE OUT  
METRONOME

## DETAILED DESCRIPTION

## MIDI IN AND MIDI OUT

A MIDI signal coming into the MCU in a serial form at 31.25k baud is converted to a parallel data before being transferred to the HSC.

The reverse process will take place when a signal from the host computer through the HSC is sent to the MIDI OUTs.

### TAPE IN AND TAPE OUT Figs. 2 and 3

Due to the frequency and transient response of tape recording, FSK signals in an exact rectangular is not an ideal waveform in terms of recording reliability. TAPE OUT INTERFACE conditions the FSK signal to have it match the characteristics of most of tape recorders.

TAPE IN INTERFACE, in addition to shaping up of the taped signal back to a rectangular, slices noises off the signal.

The gate array performs conversions from FSK signal to sync signal and sync to FSK.

**METRONOME** Figs. 4 and 5



A narrow negative going pulse developed on pin 13 of the 6801 at a tempo rate is fattened (positive going) at pin 11 of IC9d and applied to pin 5 of IC9b.

The frequency of continuous rectangular waveform on pin 6 of IC9b is varied in three steps by the 2 bit code from pins 14 and 15 of the 6801: Q1 or/and Q2, when conducted, changes the time constant of the oscillator IC9C.


## MCU HD6801V0

The HD6801V0 is an 8-bit microcomputer unit having 4k bytes of ROM, 128 bytes of RAM, serial communication interface (SCI), paralleled I/O and three 16-bit timer functions. Pin functions for working with the MPU-401 is shown in Fig. 7.

Continued




**Fig.4 METRONOME**



**Fig.5 METRONOME TIMING CHART (approximative)**

この図は概略図です。従って実際の波形とは多少異なります。



回路解説

概要

MPU-401 の内部には、ワンチップマイクロコンピュータユニット (MCU) HD6801V0 (以下6801 と略す) とハンドシェイクコントローラ HD61J221F (以下HSC と略す) を装備しています。

6801 はMIDI バスからの信号を処理し、HSC を介してホストコンピュータ (以下ホストと略す) へデータを送信、また逆に、ホストからのデータをHSC を介して受信し、MIDI バスへ信号を送るというように、ホストと双方向のデータ通信を行います。

ハードウェアは主に下記から構成されます。

- 1) MIDI IN , MIDI OUT
- 2) SYNC OUT
- 3) TAPE IN , TAPE OUT
- 4) メトロノーム
- 5) MCU HD6801V0
- 6) HSC HD61J221F

詳細

1)MIDI IN, MIDI OUT

• MIDI IN  
MIDI 端子からのシリアルデータ (31.25Kbaud) を、オプトアイソレータ (TLP 552) で受け、6801 に送ります。

6801 はこのシリアルデータを内部でパラレルデータに変換します。

• MIDI OUT  
6801 からのシリアルデータ (31.25 Kbaud) をMIDI 端子へ送ります。

尚、このシリアルデータは、6801 の内部でパラレルデータから変換されたものです。

2)SYNC OUT

SYNC 信号をFig. 1に示します。

DIN 端子の機能は下記の通りです。

- pin 1 START/STOP
- pin 2 GND
- pin 3 CLOCK
- pin 4 NC
- pin 5 CONTINUE

3)TAPE IN, TAPE OUT

ブロック図をFig. 2に、またブロック図中の各点における波形をFig. 3に示します。

• TAPE IN  
テープからの信号 (FSK [Frequency Shift Keying]) をTAPE IN インターフェイス回路で波形整形し、IC2 (GATE ARRAY) で、この整形したFSK 信号をシンク信号に復調し6801 に伝えます。

• TAPE OUT  
6801 からのシンク信号をIC2 (GATE ARRAY) でFSK 信号に変調し、そして、このFSK 信号をTAPE OUT インターフェイス回路でテープの録音に適した波形に変換します。

4)メトロノーム

メトロノームブロックの回路をFig. 4に、また各ピンの波形をFig. 5に示します。

6801 のpin 13 (P10) からは、テンポに同期した幅の狭いLowパルスが出力されます。このパルスはIC9a, dによって幅を広げられ、IC9bのpin5 (ゲート信号入力) をHighレベルに保ちます。

一方、IC9bのpin6には、発振回路からの出力信号が常に加えられており、その信号は、Pin5にゲート信号が入力される度にブザーへ出力されます。

6801 のpin14, 15 (P11, P12) はIC9c 発振回路の時定数を変えるための、Q1 及びQ2のON/OFF データを出力しており、これにより3段階の音程を得ています。

5)MCU HD6801V0

6801 は4KbyteのROM、128byteのRAM、シリアルコミュニケーションインターフェイス (SCI)、パラレルI/O端子及び、3種類の機能を持つタイマを備えたマイクロコンピュータユニット (MCU) です。

6801のブロック図をFig. 6に、MPU-401における各端子機能をFig. 7に示します。

Fig.6 HD6801V0 BLOCK DIAGRAM





Fig.7 HD6801V0 PIN FUNCTION



HANDSHAKE CONTROLLER

HD61J221F Fig. 8

HD61J221F is designed to interface a MCU with a host computer by using hand-shaking signals and by providing the same IN/OUT configurations for both the host and the MCU.

When the MCU writes data into HSC, it set F.F. DSR (data set ready), and when the MCU reads from the HSC, it sets F.F. DRR (data receive ready). The host reads the status of the F.F.s through data bits 6 and 7 (HD6, 7), thus sending or reading data accordingly.

The similar procedure is taken place in the opposite data flow. Other features included in the HD61J221F are: Address Latches, FSK Modulation/Demodulation and Divide-by-four Divider for the system clock.

6) HSC(ハンドシェイクコントローラ HD61J221F)

ブロックダイアグラムをFig.8に示します。

HSC (HD61J221F)はMPU-401のMCU(6801)とホストがハンドシェイクによるデータ通信を行うためのインターフェイスです。

データ通信を行う上では、6801及び、ホストのどちら側からみてもHSC内部のデータ入出力構造は対称になっています。


6801がHSCに対し、WR(ライト)またはRD(リード)した時、HSCは、それらの動作内容を内部のフリップフロップ〔DSR(データセット・レディ), DRR(データレシシーブ・レディ)〕に記憶させます。

ホストは、そのフリップフロップの内容をデータバス(ビット6, ビット7)を通じて読み取る事により、相手側(6801)の状態を知りながら、確実にデータ通信を行うことができます。

また逆に、ホスト側から6801へのデータのやりとりについても、同様の方法で行われます。

また、このICにはハンドシェイク機能以外にアドレス・ラッチ回路、FSK信号の変調及び復調回路、クロックの分周回路が1チップ内に内蔵されています。

Fig.8 HD61J221F BLOCK DIAGRAM



HD61J221F Handshaking Controller

Top View

Symbol of Input/Output Mode

i . . . . . Normal Input  
oc . . . . . C MOS Output  
is . . . . . Schmit Input  
ioz . . . . . Input/Output in common

PIN No.	SIGNAL CODE	INPUT OUTPUT MODE
1	GND	
2	NRST	is
3	NHCS	i
4	HA0	i
5	DSR	oc
6	HD0	ioz
7	HD1	ioz
8	HD2	ioz
9	HD3	ioz
10	HD4	ioz
11	HD5	ioz
12	HD6	ioz
13	HD7	ioz
14	NDSRG	oc
15	NDRRG	oc
16	FSKIN	i
17	FSKOUT	oc
18	NMRES	oc
19	SYCOUT	oc
20	SYCIN	i
21	SRCK	oc
22	NDNST	i
23	DSRD	i
24	DRRD	i
25	E	i
26	AS	i
27	Vcc	

PIN No.	SIGNAL CODE	INPUT OUTPUT MODE
28	GND	
29	TCK	i
30	MR-NW	i
31	NCS2	i
32	NCS1	i
33	NRCS	oc
34	MD7	ioz
35	MD6	ioz
36	MD5	ioz
37	MD4	ioz
38	MD3	ioz
39	MD2	ioz
40	MD1	ioz
41	MD0	ioz
42	MA0	oc
43	MA1	oc
44	MA2	oc
45	MA3	oc
46	MA4	oc
47	MA5	oc
48	MA6	oc
49	MA7	oc
50	NROE	oc
51	NRWE	oc
52	NHRD	i
53	NHWR	i
54	Vcc	


HD0 – HD7	Data Bus (Host computer – Handshake Controller HSC)
HA0	Address 0: Low – When host computer wants to read data from or write data into HSC. High – When the host wants to send a command to or read status from HSC.
NHRD	HSC Read: Low – When the host wants to read data or status from HSC.
NHWR	HSC Write: Low – When the host wants to write data or command into HSC.
NHCS	HSC Chip Select: Low – When the host wants to access to HSC.
DSR	Data Set Ready: High – When HSC has data to be sent to the host.
NRESET (NRST)	Reset Input
MD0 – MD7	CPU Data Bus
MA0 – MA7	Address Bus: Represents the address latched off the MCU data bus.
NCS1	RAM Chip Select 1, 2: Generates a RAM Chip Select signal from these signals.
NCS2	
NRCS	RAM Chip Select
NRWE	RAM Write Enable
NROE	RAM Output Enable
E	System Clock Input
AS	Address Strobe: Latching timing of address off the MCU data bus
MR – WR	CPU Read/Write
NMRES	Reset Output
SYCOUT	Sync signal Output
SYCIN	Sync signal Input
SRCK	Divided-by-four system clock output: Determines MIDI baud rate.
FSK OUT	FSK Signal Out
FSK IN	FSK Signal Input
UNUSED PINS	
DSRD	NDSRG Output Control
DRRD	NDRRG Output Control
NDSRG	DSR Output
NDRRG	DRR Output
NDNST	TAPE SYNC Circuit Control
TCK	HSC Test Pin

ハンドシェイク・コントローラ 各ピンの説明

データバス (ホスト・コンピュータ～ハンドシェイク・コントローラ [HSC] 間)
アドレス 0 : ホスト・コンピュータがHSCへデータを読みに行ったり、書きに行ったりするときにLOWに、また、コマンドを送ったり、ステータスを読みに行くときにHIGHになります。
HSCリード : ホスト・コンピュータがHSCからデータやステータスを読むときに、LOWにします。
HSCライト : ホスト・コンピュータがHSCにデータやコマンドを書込むときに、LOWにします。
HSCチップ・セレクト : ホスト・コンピュータがHSCにアクセスするときにLOWにします。
データセット・レディ : HSCがホスト・コンピュータに送るデータがあるときにHIGHになります。
リセット入力
CPUデータバス
アドレスバス : CPUのデータバスから取り出したアドレスを入力しています。
RAMチップ・セレクト1,2 : RAMのチップ・セレクト信号をつくるための入力端子です。CPUのアドレスバスに接続されています。
RAMチップ・セレクト
RAMライト・イネーブル
RAMアウトプット・イネーブル
システム・クロック入力
アドレス・ストロブ : データバスからアドレスを取り出すためのタイミング信号です。
CPUリード/ライト入力
リセット出力
シンク信号出力
シンク信号入力
4分周クロック出力 : MIDIのボーレートを決定するクロック信号です。
FSK信号出力
FSK信号入力

\* 以下のピンはMPU-401では使用されていません。


NDSRG	出力コントロール
NDRRG	出力コントロール
DSR	出力
DRR	出力
TAPE SYNC	回路のコントロール
HSC TEST	ピン



7592504000 (pcb 291-892A)

PARTS SIDE

Prior to SN586750  
製番586750未満




7592504000 (pcb 291-892B)

PARTS SIDE

SN586750 UP  
製番586750以降

CIRCUIT DIAGRAM





CHANGE INFORMATION 変更案内

変更一覧表

SERIAL No. 製番	BRAND ブランド名	IC5 MCU	IC6 ROM	IC3 LS04	PCB 基板	ROM SELECT
Prior to 586750 586750未満 (EXT ROM MODE) (外部ROM仕様)	Prior to SN533500 533500未満 Roland DG SN533500 UP 533500以降 Roland	HD6801V0A74 or HD6801V0B24	In use 使用	In use 使用	pcb 291-892A	
586750 UP 586750以降  (INT ROM MODE) (内部ROM仕様)	Roland	HD6801V0B55 (ROM Ver. 1.5)	Not in use 削除	Not in use 削除	pcb 291-892B	J1 Internal ROM 内部ROM
		The MCU can work with an external ROM: Remove jumper J1. This defeats the internal ROM. Install ROM (IC6), IC3 and jumper J2. MCU(HD6801V0B55)は外部ROMモードでも動作します。 内部ROMから外部ROMに変更する場合は、IC3及びIC6を 取り付けJumperをJ1からJ2へ変更して下さい。				J2 External ROM 外部ROM

Fig.A

SN53300 change: Brand Roland DG to Roland.  
SN586750 Program: Previously stored in the external ROM IC6 is now installed in the MCU's internal ROM.  
Associated changes—  
・Relayout of PCB. Change to 297-892B with additional jumpers for ROM SELECT.  
・IC5 MCU. Change to HD6801V0B55 having the program in the internal ROM.  
As long as used in the external ROM mode, HD6801V0B55 is compatible with HD6801V0A74 and HD6801V0B24.  
・IC6 2732 (2764) and IC4 74LS04. Delete.

Position of Jumper

When removing and soldering a jumper for changing the ROM modes, follow the illustration below, ignoring legends on the PCB. This is to avoid the new jumper from touching to an unused land.

Different ROM Families For IC6

The circuitry and PCB layout around ROM and its associated circuits were originally designed to work with 2764 family. On some PCBs less-memory capacity, less-pin but compatible 2732 family is mounted. For this reason replacement ROM will be either 2764 or 2732. When replacing with different family, be sure to insert in place.

ROM REVISION (Early Products only)

When replacing ROM IC4, generally use a ROM of the latest version available. However, slight program differences exist among versions. The software developed to work with a particular ROM version may not satisfactorily run after ROM replacement. If this happens, consult your local Roland service for information.




Fig.B

ROM INSERTING POSITION  
基板ROM取り付け図




Fig.C

変更内容

★Roland DGからRolandへブランド名を変更。SN 533500から。  
  
★外部ROMのプログラムをMCU(6801)の内部ROMへマスク化した。SN586750から。  
これに伴い下記項目が変更された。

△IC5 MCU(6801)がHD6801V0A74 or HD6801V0B24から内部ROM仕様(Ver. 1.5)のHD6801V0B55へ。  
HD6801V0B55は、外部ROMモードで使用すれば、HD6801V0A74、またはHD6801V0B24と互換性があります。  
(但し、システムプログラムのバージョンは、外部ROMのバージョンとなります)  
△IC6(2732 or 2764)及び、IC4(74LS04)を削除。  
△基板一部変更。(pcb 291-892Aから297-892Bへ)ROM SELECTジャンパーパターン追加。

ジャンパー線について SN586750以降(pcb291-892B)  
シルクのようにジャンパー線を挿入すると、ジャンパー線が別のジャンパー端子と接触する恐れがありますので、Fig. Bの様に実装願います。

ROM(IC6)について

本製品のROM部分における回路図及び基板シルク図及びパターン図は2764対応になっていますが、実際の外部ROM仕様製品において、ROMは2764及び2732の2種類が使用されています。  
この2764及び2732は共に互換性があり、サービスパーツにおいても、この2種類のうちいずれかで供給します。  
ROM交換時は、2764と2732ではピン数が異なりますので、Fig. Cに従い注意して行なって下さい。

ROMのバージョンについて

ROM交換時は原則として最新バージョンのものに、変更して下さい。しかし、MPUコマンドの一部仕様変更等により、旧バージョンMPUで開発されたソフトウェアを新バージョンのMPUで走らせた場合、一部の機能が正常に動作しない恐れがあります。  
このような場合には、ソフトウェアのメーカー名、品名及びバージョンを確認の上、当社サービスまで連絡願います。  
尚、詳細についてはサービス・インフォメーションを参照するか、または、当社サービスまで、お問い合わせ下さい。